CMOS-Inverter: Wieso leitet der PMOS wenn 0V am Gate anliegen?

ich dachte immer die Gatespannung am pmos muss negativ sein, damit sich überhaupt ein kanal ausbilden kann!? oder hab ich da was falsch verstanden?
danke schonmal!

ich dachte immer die Gatespannung am pmos muss negativ sein,
damit sich überhaupt ein kanal ausbilden kann!? oder hab ich
da was falsch verstanden?
danke schonmal!

da es ein komplärer Halbleiter ist leitet ein kanal bei 0v und der andere bei z.b. 1v
http://de.m.wikipedia.org/wiki/Complementary_Metal_O…?
wasRedirected=true

ich dachte immer die Gatespannung am pmos muss negativ sein,
damit sich überhaupt ein kanal ausbilden kann!? oder hab ich
da was falsch verstanden?
danke schonmal!

da es ein komplärer Halbleiter ist leitet ein kanal bei 0v und der andere bei z.b. 1v
http://de.m.wikipedia.org/wiki/Complementary_Metal_O…?
wasRedirected=true
.

das hatte ich mir schon durchgelesen, ich war jedoch der meinung, dass man wenn man den PMOS alleine betrachtet, eine negative gatespannung anlegen muss um ihn betreiben zu können. hab ich das soweit richtig verstanden?
jetzt ist mir nicht klar, warum das in diesem fall anders ist…
danke schonmal! :smile:

ich dachte immer die Gatespannung am pmos muss negativ sein,
damit sich überhaupt ein kanal ausbilden kann!? oder hab ich
da was falsch verstanden?
danke schonmal!

Das ist richtig, der Bezugspunkt ist aber der Source.

ich dachte immer die Gatespannung am pmos muss negativ sein,
damit sich überhaupt ein kanal ausbilden kann!? oder hab ich
da was falsch verstanden?
danke schonmal!

Kann diese Frage leider nicht beantworten.

Hallöle!
Leider kann ich bei dieser Frage nicht weiterhelfen, da ich schon seit meiner Lehre mit der Elektronik „auf Kriegsfuß“ stehe. :wink:
Ich hoffe, es finden sich noch kompetentere Leute hier, die eine befriedigende Antwort geben können.

Viel Erfolg!