Hallo Experten,
habe im Internet, auch unter Wikipedia, nichts befriedigendes gefunden.
Bei der IC-Herstellung wird ein CMP (Chemical Mechanical Polishing) angewandt.
Dann kommt ein Wafer Probe Test(?) Was ist das und wie funktioniert das?
Welche Schritt kommt als nächstes? Ich habe einen englischen Text hier, der spricht von „Gate Oxide Growth“.
Für Hilfe oder Links dankbar.
Hallo Holger!
Beim Wafer Probe Test werden die ICs auf dem noch ungesägten Wafer mit dünnen Nadeln (Probes) kontaktiert. Dann werden Spannungen angelegt und an geeigneten Punkten wird gemessen. So wie bei einem Board-Test, nur eben alles (mechanisch) verkleinert, damit es sich im Mikro-Maßstab eines Wafers abspielen kann.
Normalerweise steht der Probe Test am Ende des Wafer-Produktionsprozesses, vor dem Sägen. Damit wird eine gut/schlecht-Entscheidung getroffen. Die fehlerhaften Teile werden mit einem Farbpunkt markiert (geinkt) und nach dem Sägen des Wafers aussortiert.
Theoretisch kann ein Wafer-Probe Test auch schon vor Beendigung des Herstellungsprozesses durchgeführt werden. Es müssen aber schon die Kontaktstellen (Pads) vorhanden sein. D.h. der Test kann erst nach der Metalliesierung stattfinden. Vor allem wenn noch sehr teure Prozesschritte anstehen (z.B. backside gold), kann es Sinn machen, durch einen zwischengeschobenen Wafer-Probe Test unbrauchbare Wafer vorzeitig auszusortieren.
Gruß,
Thomas.
Besten Dank
Hallo Thomas,
Das ging sehr schnell und hilft mir sehr weiter. Nochmals danke.
Gruß
Holger
Hallo Fragewurm,
Bei der IC-Herstellung wird ein CMP (Chemical Mechanical
Polishing) angewandt.
Das ist ein Verfahrensschritt welcher ganz am Anfang der Herstellung steht.
Also zuerst wird der Kristall gezüchtet, dann in Scheiben gesägt, dann mechanisch eben geschliffen und polliert (geläppt). Danach kommt dann das CMP um eine noch feinere Oberflächer zu erhalten und um restliche Verunreinigungen an der Oberfläche zu entfernen.
Dann kommt ein Wafer Probe Test(?) Was ist das und wie
funktioniert das?
Logischerweise müsste jetzt ein Oberflächentest kommen.
Welche Schritt kommt als nächstes? Ich habe einen englischen
Text hier, der spricht von „Gate Oxide Growth“.
Da müssten aber noch ein paar Schritte dazwischen sein.
Kannst du mir den Text mal mailen ?
MfG Peter(TOO)
Dann kommt ein Wafer Probe Test(?) Was ist das und wie
funktioniert das?
Hallo Holger,
bei der Firma (*** s.u) sind fast alle Testeinrichtungen für ICs doppelt vorhanden (ich entwerfe solche Testschaltungen):
A. Für den Wafer Test werden die Anschlüsse durch gefederte und µ-genau ausgerichtete Nadeln auf einer entsprechenden Adapter-Leiterplatte hergestellt, diese steht praktisch auf dem Kopf und der unzerteilte Wafer wird darunter zeilenweise positioniert. In einfachen Fällen können auch mehr als ein IC auf einmal getestet werden.
B. Für den End Test werden die fertigen ICs (mit Gehäuse und Beinchen) von einem Handler in Testfassungen gesteckt, üblicherweise 1-4 Stück. Auch diese befinden sich auf einer Leiterplatte, diesmal aber auf der Oberseite, damit der Handler arbeiten kann.
Meistens sind Anschlüsse und Testprogramm für beide Tests fast identisch, es werden auch die gleichen Testmaschinen verwendet. Erwünscht sind daher Kombi-Lösungen mit Elektronik und Programm für beide Tests, das wird allerdings dadurch erschwert, dass die Kontaktanordnungen für den Endtest in etwa spiegelbildlich sind zu denen für den Wafer Test.
Gruss Reinhard
(*** ein grosser Halbleiterhersteller, der hier nicht genannt werden soll, damit der MOD keine Werbung vermutet, und auch sonst aus einigen Gründen)