Induktivität von Leiterbahnen

Technik Elektronik & Elektrotechnik
#1

Moin

Ich hab ein Problem mit der Berechnung der Induktivität (Inductance) einer Leiterbahn.

Und zwar habe ich einen Sandisk iNAND (4GB) BGA und dieser hat laut Datenblatt

[http://www.koningenhartman.com/NR/rdonlyres/F5382915…](http://www.koningenhartman.com/NR/rdonlyres/F5382915-C878-4DD7-BE7D-773D34397195/0/iNAND JEDEC_Package Datasheet_revision_1_3.pdf)

(Seite 24 - 5.2.1)

intern einen Spannungsregler welcher es erfordert dass an einem bestimmten Pin eine Leiterbahn mit einem Widerstand von kleiner 2 ohm und einer Induktivität von kleiner als 5nH zu einem externen Kondensator geführt wird.

Ich habe im Internet Online Rechner dafür gefunden allerdings werden für diese Berechnungen gewisse Vorraussetzungen vorgegeben:

http://www.technick.net/public/code/cp_dpage.php?aio…

(w>>h, h>t)

Jedoch meine Werte liegen da außerhalb somit gilt die Näherung nicht mehr:

  1. (Leiterbahn) und 2. Lage (GND) auf einer 8-Lagen Platine:

Leiterbahnbreite:______0.1mm (w) **!-> (w
Kupfer Enddicke:_______0.47mm (t) !-> (t>h)
Abstand:_______________0.2mm (h)
EpsilonR:______________4.6 (µr)
Leiterbahn-Länge:______5.4mm

Was resultiert daraus dann für die Induktivität (Inductance) der Leiterbahn?

Die Leiterbahn läuft auch noch über ein zweites Pad (J2) welches im Inneren des Gehäuses nicht verbunden ist damit ich mit einer 0.1 mm Leiterbahn aus dem 0.5 Pitch BGA rauskomme…
Durchmesser 0.32mm spielt das noch eine zusätzliche Rolle?

Als Layoutprogramm habe ich Cadence Allegro hier, kann das die Geschichte irgendwie berechnen? Die Hilfe-Datei ist nicht gerade toll und die Fachhochschule hat keine Support-Lizenz…Kostenfrage…

Wäre es geschickt den Kondensator auf die Bottomlage direkt unter das Pad zu bringen und gleich daneben ein Via direkt aufs Kondensator Pad zu legen?

Via Durchmesser Kupfer 0.45mm
Via Durchmesser Bohrung 0.1mm

Vielen Dank schon mal

Gruß Christian**

#2

Hallo,
man kann zwar vieles rechnen, muss man aber nicht unbedingt.
Einige Designregeln sollte man aber soweiso einhalten.

Führe die Leitungen so kurz wie möglich über möglichst breite
Leiterbahnen zum Block-C. Mache also keine überflüssigen Kringel
und gehe nicht noch 5 mal über verschiedene Layers.

Der Masseanschluss am C muss natürlich auch niederohmig zur Masse-Plane
geführt werden. Ich nehme dafür auch nicht die kleinsten Vias,
sonder eher das was von der Größe gerade noch machbar ist.
Wenn Platz ist also lieber 1mm-Vias als nur 0,4mm oder so.
Die min. 2Ohm Widerstand sind auch schon recht viel. Die Leiterzüge
sollten im Bereich einiger mOhm machbar sein.

Ich empfehle auch die Verwendung von verschiedenen C in Kombination,
also z.B. 4,7uF MLCC + einen 47nF oder 100nF MLCC, wobei der kleinere Wert
am dichtesten dran sein sollte, weil der von sich aus höchste Grenzfrequnz
haben wird.
Gruß Uwi

Ich hab ein Problem mit der Berechnung der Induktivität
(Inductance) einer Leiterbahn.
Und zwar habe ich einen Sandisk iNAND (4GB) BGA und dieser hat
laut Datenblatt
[http://www.koningenhartman.com/NR/rdonlyres/F5382915…](http://www.koningenhartman.com/NR/rdonlyres/F5382915-C878-4DD7-BE7D-773D34397195/0/iNAND JEDEC_Package Datasheet_revision_1_3.pdf)
(Seite 24 - 5.2.1)
intern einen Spannungsregler welcher es erfordert dass an
einem bestimmten Pin eine Leiterbahn mit einem Widerstand von
kleiner 2 ohm und einer Induktivität von kleiner als 5nH zu
einem externen Kondensator geführt wird.

Ich habe im Internet Online Rechner dafür gefunden allerdings
werden für diese Berechnungen gewisse Vorraussetzungen
vorgegeben:

http://www.technick.net/public/code/cp_dpage.php?aio…

(w>>h, h>t)

Jedoch meine Werte liegen da außerhalb somit gilt die Näherung
nicht mehr:

  1. (Leiterbahn) und 2. Lage (GND) auf einer 8-Lagen Platine:

Leiterbahnbreite:______0.1mm (w) **!-> (w
Kupfer Enddicke:_______0.47mm (t) !-> (t>h)
Abstand:_______________0.2mm (h)
EpsilonR:______________4.6 (µr)
Leiterbahn-Länge:______5.4mm

Was resultiert daraus dann für die Induktivität (Inductance)
der Leiterbahn?

Die Leiterbahn läuft auch noch über ein zweites Pad (J2)
welches im Inneren des Gehäuses nicht verbunden ist damit ich
mit einer 0.1 mm Leiterbahn aus dem 0.5 Pitch BGA rauskomme…
Durchmesser 0.32mm spielt das noch eine zusätzliche Rolle?

Als Layoutprogramm habe ich Cadence Allegro hier, kann das die
Geschichte irgendwie berechnen? Die Hilfe-Datei ist nicht
gerade toll und die Fachhochschule hat keine
Support-Lizenz…Kostenfrage…

Wäre es geschickt den Kondensator auf die Bottomlage direkt
unter das Pad zu bringen und gleich daneben ein Via direkt
aufs Kondensator Pad zu legen?

Via Durchmesser Kupfer 0.45mm
Via Durchmesser Bohrung 0.1mm

Vielen Dank schon mal

Gruß Christian**