Hallo,
ich habe neulich gelese, daß der PIC beim PC/XT 8 Interruptleitungen hat und jede flankengesteuert ist, so daß man pro Leitung nur eine Interruptquelle haben kann.
Hat man dagegen einen PIC der pegelgesteuert ist, kann man pro Leitung theoretisch unendlich viele Interruptquellen haben.
Kann mir jemand erklären, wieso es bei pegelgesteuerten mehrere gibt, während es bei flankengesteuerten PIC nur eine INT-Quelle pro Leitung geben kann?
Danke im Voraus
Gruß Patrick
Zu erst muss ich sagen, dass mir der Begriff „pegelgesteuert“ in der Interrupttechnik noch nie vor gekommen ist.
Wenn ich also nur eine INT-Leitung habe, so ist es durch einen grösseren Schaltungsaufwand möglich, viele exterene Einheiten mit nur einer INT-Leitung zu erfassen.
Die Peripheriegeräte müssen eine zusätzliche Information (Interruptvektor) liefern, welche die zu bedienende Einheit anzeigt.
Vielleicht kannst du nochmal den Abschnitt zitieren, wo das stehen soll, oder die Quelle benennen, damit ich weiss, ob das Schwachsinn oder eine Wissenslücke meinerseits ist.
MfG
HB
ich habe neulich gelese, daß der PIC beim PC/XT 8
Interruptleitungen hat und jede flankengesteuert ist, so daß
man pro Leitung nur eine Interruptquelle haben kann.
Hat man dagegen einen PIC der pegelgesteuert ist, kann man pro
Leitung theoretisch unendlich viele Interruptquellen haben.Kann mir jemand erklären, wieso es bei pegelgesteuerten
mehrere gibt, während es bei flankengesteuerten PIC nur eine
INT-Quelle pro Leitung geben kann?
Danke im VorausGruß Patrick
Hallo Patrick
Kann mir jemand erklären, wieso es bei pegelgesteuerten
mehrere gibt, während es bei flankengesteuerten PIC nur eine
INT-Quelle pro Leitung geben kann?
Das Problem hast Du generell nicht nur beim PIC.
Bei einem flankengesteuerten Signal wird durch die Flanke ein Flip-Flop gesetzt, welches dann die Interrupt-Funktion deines Prozessors aktiviert und dann in der Interrupt-Routine zurückgesetzt werden muss.
Nun hast du schon das Problem, dass wenn eine 2. Flanke erzeugt wird bevor das Flip-Flop zurückgesetzt wird, diese nicht erkannt werden kann und der Interrupt „verloren“ geht !
Bei der Pegelgesteuerten Variante wird ein sogenanntes „wired AND“ gebildet, alle Interrupt-Ausgänge, der entsprechenden Bausteine, werden miteinander verbunden (es müssen aber Open-Collektor Ausgänge sein). Diese Leitung kann nur „1“ werden wenn alle Ausgänge „1“-Pegel haben, deshalb die Bezeichnung „wired AND“. Solange der Interrupt-Eingang „0“-Pegel hat wird die Interrupt-Funktion des Prozessors aktiviert und wenn du nur eine der Interrupt-Quellen bedient hast bleibt der Interrupt-Eingang auf „0“-Pegel und der Prozessor springt deine Interrupt-Routine erneut an.
MfG Peter(TOO)
Hallo Heiko,
Vielleicht kannst du nochmal den Abschnitt zitieren, wo das
stehen soll, oder die Quelle benennen, damit ich weiss, ob das
Schwachsinn oder eine Wissenslücke meinerseits ist.
Folgendes Abschnitt aus dem Buch „Hardwareprogrammierung unter
Windows“ ISBN 389578110X Buch anschauen
…
Eine weitere Neuerung des EISA Busses betrifft die Interrupt-
leitungen. Konnten im PC/XT/AT die Interrrupt Kanäle ausschließlich flankengetriggert arbeiten, so können Erweiterungskarten im EISA Bus diese auch pegelgetriggert nutzen.
Dies ermöglicht es, daß sich mehrere Quellen eine Interruptleitung teilen, theoretisch beliebig viele.
…
Gruß Patrick
Hallo Peter,
danke für Deine Antwort. An die Möglichkeit mit wired and habe ich gar nicht gedacht.
Gruß Patrick