Problem mit IC: CD4043BE

Technik Elektronik & Elektrotechnik
#1

Hallo!

Bin gerade dabei einen IC (CD4043BE: cmos quad 3-state R/S Latches) zu testen, welchen ich mir heute gekauft habe. Nun sind folgende unerwartete Probleme aufgetreten: wenn ich den S auf 1 setze, wird der Ausgang Q zwar wie erwartet auf 1 gesetzt, jedoch ändert sich der Zustand nach wenigen Sekunden wider auf 0.

Wenn ich den Reset betätige wird das R/S Latch nicht zurück gesetzt.

Wenn S nicht gesetzt ist (S=0) und ich den Reset betätige, so kann ich das R/S Latch für einige Sekunden nicht auf eins setzen.

Meines erachtens sind dies nicht die Eigenschaften eines R/S Flip Flops. Woran könnte dies dann liegen?

MfG
Steiner Markus

#2

Hallo,

… wenn ich den S auf 1 setze, wird der Ausgang Q zwar wie erwartet auf 1 gesetzt, jedoch ändert sich der Zustand nach wenigen Sekunden wider auf 0.

Das hört sich so an, als ob der R-Eingang beim Test offen gewesen wäre. Dann fängt sich dieser Eingang wie eine Antenne das nächste Signal ein (früher war das meistens AFN, heute ist es der WLAN) und reagiert darauf.

Alle Eingänge eines CMOS-Bausteins müssen auf einem definierten Potential (H oder L) liegen. Anders als TTL verträgt CMOS keine offenen Eingänge.

Gruß merimies

#3

Hallo!

Danke für die schnelle Antwort.

Ja ich habe tatsächlich mit offenen Reset getestet, aber wo soll ich ihn den anschließen, wenn er nicht offen sein darf?

MfG

#4

Hallo Fragewurm,

Danke für die schnelle Antwort.

Ja ich habe tatsächlich mit offenen Reset getestet, aber wo
soll ich ihn den anschließen, wenn er nicht offen sein darf?

Kannst du über 10k - 100k an Vdd oder Masse legen, je nach benötigtem Pegel.

Noch ein Tip:
Die unbenutzen Eingänge eines ICs müssen auch alle auf ein festes Potential gelegt werden!
Andernfalls kann sich am Eingang ein Pegel einstellen, bei welchem beide Transistoren leiten und praktisch einen Kurzschluss hervorrufen, das IC kann dann recht heiss werden und sogar zerstört werden.

MfG Peter(TOO)

#5

Hallo

aber wo soll ich ihn den anschließen, wenn er nicht offen sein darf?

Kannst du über 10k - 100k an Vdd oder Masse legen, je nach benötigtem Pegel.

Der Widerstand ist nicht erforderlich, man kann den Eingang direkt an Vdd oder Vss legen.

Gruß merimies

#6

Hallo!

Danke für die Hilfe!

Je länger ich mit diesem Ding herumspiele um so blöder wird es, es scheint so als ob der Ausgang ein zufällige Signal Ausgibt. Sobald ich zum Beispiel einen Draht zum Set Eingang nur an seiner Isolierung berühre kippt oft der zustand, dann bleibt der Zustand auf Set und lässt sich nicht beeinflussen, wenn ich dann die Spannung ab- und wieder einschalte lässt sie sich plötzlich nicht mehr auf eins setzen!

Außerdem bewirkt eine Spannung am Reset Eingang nichts, jedoch gelingt es mir das R/S Latch mit Set gegen VDD auf 0 zu setzen.

Ich denke das der IC für meine Anwendung vielleicht etwas zu empfindlich ist. Eigentlich hätte ich mir das ohne größerer Vorschaltung für den IC vorgestellt…

Kennt vielleicht jemand ein ähnliches Bauteil, welches nicht so empfindlich ist? Anforderungen: Mind. 4 RS Flipflops (SR Flipflops) mit Separate Ein- bzw. Ausgängen; Enable muss nicht sein;

Danke im Voraus!
MfG

#7

Hallo Markus

Je länger ich mit diesem Ding herumspiele um so blöder wird es…

Das muss nicht unbedingt am IC, sondern kann auch an Deiner mangelhaften Kenntnis der CMOS-Technologie liegen.

Ich setze für Logikschaltungen seit Ende der 70er Jahre ausschließlich Bausteine der 4000er Baureihe sowie ihrer Weiterentwicklungen 74HC… und 74HCT… ein.

Seit damals dienen meine TTL Bausteine nur noch musealen Zwecken.

CMOS hat gegenüber TTL folgende Vorteile:

Wesentlich geringere Betriebsströme (typisch 0,5mA bis 2mA)

Großer Betriebsspannungsbereich 5V bis 15V und damit hervorragend für batteriebetriebene Geräte geeignet.

Spannungsgesteuerte Eingänge gegenüber stromgesteuerten Eingängen bei TTL

Spannungsbereich der Eingänge von 0V bis VDD

Großer Störabstand der Eingänge gegenüber 0V und VDD von 0,3*VDD

Dagegen fällt es kaum ins Gewicht, dass sie nur relativ geringe Ausgangsströme schalten können. Wo ich höhere Ausgangsströme benötige, schalte ich dem Ausgang einenNPN- oder PNP- Transistor nach, vorzugsweise als Emitterfolger (kein Basiswiderstand).

… es scheint so als ob der Ausgang ein zufällige Signal Ausgibt. Sobald ich zum Beispiel einen Draht zum Set Eingang nur an seiner Isolierung berühre kippt oft der zustand, dann bleibt der Zustand auf Set und lässt sich nicht beeinflussen, wenn ich dann die Spannung ab- und wieder einschalte lässt sie sich plötzlich nicht mehr auf eins setzen!

Wenn Du mit dem 4043 „spielen“ willst, musst Du allerdings einiges beachten.

Solange das IC nicht in einer Schaltung sitzt, ist es empfindlich gegen statische Elektrizität.

Zu Testzwecken musst Du den Baustein in eine Testplatine (auf Stecksockel) einbauen.

Um z.B. ein bestimmtes Gatter (Latch) des 4043 zu testen, musst Du die Eingänge aller anderen Gatter an 0V legen. Den ENABLE-Eingang legst Du auf VDD, damit der Ausgang den Schaltzustand des Latches übernimmt.

Die Eingänge des zu testenden Gatters legst Du über je einen 10k-Widerstand an 0V.

Jetzt kannst Du durch berühren der entsprechenden Eingangspins mit einer Testleitung, welche mit VDD verbunden ist, das Latch setzen und zurücksetzen. Als Sicherheitsmaßnahme empfielt es sich, in die Testleitung einen Widerstand von 470 Ohm einzuschleifen, damit Du nicht aus Versehen einen Kurzschluss produzierst.

Außerdem empfiehlt sich (vorher) das Studium folgender Unterlagen:

http://www.cmos4000.de/cmos/4043.html
http://www.cmos4000.de/media/cmos/ic-cmos-4043.pdf

Ich wünsche Dir viel Erfolg
merimies

1 Like
#8

Hallo merimies

Du hattest recht! Es funktioniert super mit deiner Beschreibung. Danke nochmals, dass du dir die Zeit genommen hast so eine ausführliche Beschreibung zu verfassen!

Jetzt macht das IC was es machen soll!

MfG

#9

Hallo,

ja die Beschreibung ist gut…sehr gut.
Dann gib merimies doch einen Stern…ich geb ihm (ihr) einen …

Jörg

#10

‚Der‘ merimies - siehe Visitenkarte owT
*