Moien
Wie stark hängt der Stromverbrauch von RAM (im speziellen DDR-RAM) von der Anzahl der Zugriffe ab ?
Und spielt die Art der Zugriffe (linear alles auslesen oder wild rumspringen) ebenfalls eine Rolle ?
Danke.
Hi,
Wie stark hängt der Stromverbrauch von RAM (im speziellen
DDR-RAM) von der Anzahl der Zugriffe ab ?
Und spielt die Art der Zugriffe (linear alles auslesen oder
wild rumspringen) ebenfalls eine Rolle ?
dynamische RAMs werden (intern) ständig gelesen und neu beschrieben weil die Speicherzellen nach einiger Zeit ihre Information durch Entladung verlieren. Das ist unabhängig davon ob jemand den Speicherzustand auslesen will.
Ich kann mich nicht vorstellen (weiß es aber nicht) dass sich der Stromverbrauch merklich ändert.
J~
Moin
dynamische RAMs werden (intern) ständig gelesen und neu
beschrieben weil die Speicherzellen nach einiger Zeit ihre
Information durch Entladung verlieren. Das ist unabhängig
davon ob jemand den Speicherzustand auslesen will.
Ich kann mich nicht vorstellen (weiß es aber nicht) dass sich
der Stromverbrauch merklich ändert.
D.h. die Refreshs „belasten“ den RAM schon maximal ? Nagut, in dem Fall kann ich mir alle weitern Nachforschungen in die Haare schmieren.
Danke
Hi!
Wie stark hängt der Stromverbrauch von RAM (im speziellen
DDR-RAM) von der Anzahl der Zugriffe ab ?Und spielt die Art der Zugriffe (linear alles auslesen oder
wild rumspringen) ebenfalls eine Rolle ?dynamische RAMs werden (intern) ständig gelesen und neu
beschrieben weil die Speicherzellen nach einiger Zeit ihre
Information durch Entladung verlieren. Das ist unabhängig
davon ob jemand den Speicherzustand auslesen will.
Ich kann mich nicht vorstellen (weiß es aber nicht) dass sich
der Stromverbrauch merklich ändert.
Die Refreshs sind extrem selten im Vergleich zu schnellen Lesezugriffen von der Außenwelt. Refreshs geschehen alle paar Millisekunden, nicht öfter. Dazwischen kann man viel lesen und schreiben. Das brauch dann natürlich zusätzlichen Strom.
Ich glaube nicht, dass wildes herumlesen mehr oder weniger Strom als lineares lesen braucht. Höchstens minimal, oder das RAM ist extra auf lineares Lesen mit geringem Stromverbrauch optimiert, hätte sowas aber noch nie gehört.
In den Datenblättern der ICs ist angegeben, wie hoch der Stromverbraucht ist. Dort findest du den Quiecent Current (wenn nicht gelesen/geschrieben wird) und den maximalen Strom. Dazwischen bewegt sich das.
Bye
Hansi
Hi,
Die Refreshs sind extrem selten im Vergleich zu schnellen
Lesezugriffen von der Außenwelt. Refreshs geschehen alle paar
Millisekunden, nicht öfter. Dazwischen kann man viel lesen und
schreiben.
nach meinem Wissensstand ist die Information der Speicherzelle nach dem lesen weg da die Kapazität dadurch verbraucht wird. Ob das heute noch gilt weiß ich aber nicht.
J~
Das brauch dann natürlich zusätzlichen Strom.
Ich glaube nicht, dass wildes herumlesen mehr oder weniger
Strom als lineares lesen braucht. Höchstens minimal, oder das
RAM ist extra auf lineares Lesen mit geringem Stromverbrauch
optimiert, hätte sowas aber noch nie gehört.In den Datenblättern der ICs ist angegeben, wie hoch der
Stromverbraucht ist. Dort findest du den Quiecent Current
(wenn nicht gelesen/geschrieben wird) und den maximalen Strom.
Dazwischen bewegt sich das.Bye
Hansi
Hi,
Die Refreshs sind extrem selten im Vergleich zu schnellen
Lesezugriffen von der Außenwelt. Refreshs geschehen alle paar
Millisekunden, nicht öfter. Dazwischen kann man viel lesen und
schreiben.nach meinem Wissensstand ist die Information der Speicherzelle
nach dem lesen weg da die Kapazität dadurch verbraucht wird.
Ob das heute noch gilt weiß ich aber nicht.J~
Hallo Jame,
bei dynamischen Rams zerstört das Lesen die Information (zumindest teilweise), und sie hält auch nur kurze Zeit, deswegen heissen sie so - es muss in kurzen Zeitabständen (msec) der Inhalt gelesen und neu geschrieben werden, was von interner Elektronik durchgeführt wird. Das wird von aussen durch einen Refresh-Zyklus angestossen, viele Bausteine führen aber auch nach einiger Zeit von selbst einen Refresh durch, wenn man sie in Ruhe lässt. In jedem Fall sind die Refreshs um Grössenordnungen seltener als die Zugriffe im Normalbetrieb und tragen daher kaum zum Stromverbrauch bei. Für einen Datenerhalt per Batterie ist der Verbrauch durch die Refreshs allerdings zu hoch, das geht nur mit Statischen Rams.
Zerstörendes Lesen ist übrigens nicht neues: das war schon bei Ringkernspeichern so (das waren die „Kernspeicher“, bei denen ein 2m hoher Schrank etwa 1 kByte enthielt).
Gruss Reinhard
Hallo pumpkin,
aus einem Uralt-Datenblatt von Intel (1M x 1):
Icc bei minimaler Zykluszeit 80mA
Icc Standby 2 mA
Icc Refreshzyklus 80 mA
max. Zeit zwischen Refreshs für eine Row 8ms
Refreshzyklus [Bei dieser Antwort wurde das Vollzitat nachträglich automatisiert entfernt]
Moin
In der Praxis werden die 8ms nie annähernd ausgenützt, aber
trotzdem trägt der Strom während der Refresh-Zyklen so gut wie
nichts zum Standby-Strom bei.
Danke. Dann mess ich jetzt hier mal genauer nach.
cu
Hallo Reinhard,
und tragen daher kaum zum Stromverbrauch bei. Für einen
Datenerhalt per Batterie ist der Verbrauch durch die Refreshs
allerdings zu hoch, das geht nur mit Statischen Rams.
In der 80-er Jahren gab es pseudostatische RAMs, bei denen es sich um dynamische RAMs handelte, deren Speicherinhalt sich in einem Auto-Refresh-Modus ohne äußere Ansteuerung beliebig lange erhalten ließ. Die Refresh-Logik war so energiesparend optimiert, daß sich die RAMs, fast wie ein statisches CMOS-RAM, mit einer Batterie puffern ließen. Mit der Produktion der 4-MBit-Chips war dann allerdings Schluß, da sie aufgrund des Preisverfalles, der einfachereren Ansteuerung und des geringeren Stromverbrauches der statischen RAMs von diesen verdrängt wurden.
Jörg
Hallo Fragewurm,
Wie stark hängt der Stromverbrauch von RAM (im speziellen
DDR-RAM) von der Anzahl der Zugriffe ab ?
Normalerweise wird bei jedem Zugriff auch ein Refresh der entsprechenden Zeile vorgenommen. Dadurch ergibt sich immer eine Stromspitze bei einem Zugriff.
Und spielt die Art der Zugriffe (linear alles auslesen oder
wild rumspringen) ebenfalls eine Rolle ?
Ja.
Die Stromspitzen kommen, besonders bei CMOS, eigentlich nur durch das Umladen der parasitären Kapazitäten zustande. Dies ist der Grund wieso der Stromverbrauch bei CMOS linear mit der Frequenz zunimmt.
Die höchsten Stromspitzen erziehlst du daher, wenn du nacheinander auf zwei Adressen zugreiffst, welche komplementäre Bit-Bittmuster verwenden und zusätzlich die DatenWorte auch noch komplementäre Datenmuster aufweisen. In diesem Fall muss die maximale Anzahl an parasitären Kondensatoren umgeladen werden.
MfG Peter(TOO)
Moin
Wie stark hängt der Stromverbrauch von RAM (im speziellen
DDR-RAM) von der Anzahl der Zugriffe ab ?Normalerweise wird bei jedem Zugriff auch ein Refresh der
entsprechenden Zeile vorgenommen. Dadurch ergibt sich immer
eine Stromspitze bei einem Zugriff.
Und alle XYms eine durch das automatische Refreshen der jeweiligen Zeile ? Danke, das passt.
Die höchsten Stromspitzen erziehlst du daher, wenn du
nacheinander auf zwei Adressen zugreiffst, welche
komplementäre Bit-Bittmuster verwenden und zusätzlich die
DatenWorte auch noch komplementäre Datenmuster aufweisen. In
diesem Fall muss die maximale Anzahl an parasitären
Kondensatoren umgeladen werden.
OK, so genau kann ich’s dann doch nicht steuern. Scheinbar ist der Unterschied linear wild hier insgesamt eher unter Messgrenze.
CU
Hallo pumpkin,
Normalerweise wird bei jedem Zugriff auch ein Refresh der
entsprechenden Zeile vorgenommen. Dadurch ergibt sich immer
eine Stromspitze bei einem Zugriff.Und alle XYms eine durch das automatische Refreshen der
jeweiligen Zeile ? Danke, das passt.
Jeder Schreib/Lese-zugriff erzeugt einen Refresh. Da diese normalerweise aber random sind, muss halt noch eine Refresh-Logik her.
Beim Apple ][ war ein Teil des Hauptspeichers gleichzeitig der Bildspeicher. Hier fungierte dann das Auslesen des Bildspeichers gleichzeitig als Refresh. Dadurch war aber der Bildspeicher etwas komisch in Zeilen unterteilt.
OK, so genau kann ich’s dann doch nicht steuern. Scheinbar ist
der Unterschied linear wild hier insgesamt eher
unter Messgrenze.
Bei linearem Zugriff hast du den Effekt alle 2^x Adressen also beim übergang von z.B. 0x0F auf 0x10 oder bei 0x0FFFF auf 0x10000 halt je nach Speichergrösse.
Wenn du zyklisch ausliest und den Strom mit dem KO auswertest, kannst du diese Übergänge meist sehen.
MfG Peter(TOO)