Sitze immer noch vor einem Problem. Habe hier zwei Fragen zum Transistor im Rahmen der Leistungselektronik. Die sind ziemlich allgemein gehalten und ich weiß damit nicht so recht etwas anzufangen.
Wozu dient die Unterscheidung der Sperrspannungen VCEO(sus) und VCEX beim bipolaren Transistor? Was für Konsequenzen hat ein Nichtbeachten dieser Differenzierung?
Inwiefern und weshalb reagiert der MOSFET empfindlich auf zu große Gate-Spannungen?
Wäre nett, wenn mir jemand weiterhelfen kann. Bißchen spät geworden inzwischen.
Wozu dient die Unterscheidung der Sperrspannungen VCEO(sus)
und VCEX beim bipolaren Transistor? Was für Konsequenzen hat
ein Nichtbeachten dieser Differenzierung?
Noch nie gehört! Sorry. Kann’s sein, dass das einfach Herstellerspezifische Angaben für den eigentlich gleichen Wert sind?
Inwiefern und weshalb reagiert der MOSFET empfindlich auf
zu große Gate-Spannungen?
Spannung zu hoch => Gateoxid schlägt durch und wird leitend => MOSFET R.I.P.
Wozu dient die Unterscheidung der Sperrspannungen VCEO(sus)
und VCEX beim bipolaren Transistor? Was für Konsequenzen hat
ein Nichtbeachten dieser Differenzierung?
Noch nie gehört! Sorry. Kann’s sein, dass das einfach
Herstellerspezifische Angaben für den eigentlich gleichen Wert
sind?
Genau so habe ich nach einigen Semestern inzwischen auch dagesessen.
Bei mir war das immer Sperrspannung und basta.
Inwiefern und weshalb reagiert der MOSFET empfindlich auf
zu große Gate-Spannungen?
Spannung zu hoch => Gateoxid schlägt durch und wird leitend
=> MOSFET R.I.P.
Hab ich auch schon geschrieben und mit der Bemerkung um die Ohren bekommen „zu allgemein, genauer“ und dann noch „und was passiert, bevor die Durchschlagspannung erreicht ist“?
Wozu dient die Unterscheidung der Sperrspannungen VCEO(sus)
und VCEX beim bipolaren Transistor? Was für Konsequenzen hat
ein Nichtbeachten dieser Differenzierung?
Bin gerade in einem alten NS-Datenbuch (Discrete Semiconductor Products 1989) fündig geworden:
VCEO: Basis O pen
VCER: Basis über Widerstand ( R esistor) mit Emitter verbunden.
VCES: Basis mit Emitter direkt verbunden ( S horted)
VCEX: Hier wird die Basis mit einem bestimmten Strom oder einer Spannung betrieben, vorwärts oder in Sperrrichtung.
Allerdings konnte ich nur gerade bei einzelnen Typen mit VCEO > 160V zusätzliche Diagramme (für VCER) finden.
Genau so habe ich nach einigen Semestern inzwischen auch
dagesessen.
Bei mir war das immer Sperrspannung und basta.
Inwiefern und weshalb reagiert der MOSFET empfindlich auf
zu große Gate-Spannungen?
Spannung zu hoch => Gateoxid schlägt durch und wird leitend
=> MOSFET R.I.P.
Hab ich auch schon geschrieben und mit der Bemerkung um die
Ohren bekommen „zu allgemein, genauer“ und dann noch „und was
passiert, bevor die Durchschlagspannung erreicht ist“?
Nagut, dann will er wissen WARUM es durchschlägt, also der normale Mechanismus welcher bei Isolatoren zum Versagen führt. Da kommt dann die elektrische Feldstärke ins Spiel. Ist ganz lustig welche Werte man in V/m bekommt, wenn man bei Halbleiterstrukturen bei einigen Volt Betriebsspannung und Isolationen im nm Bereich mal nachrechnet.
Wozu dient die Unterscheidung der Sperrspannungen VCEO(sus)
und VCEX beim bipolaren Transistor? Was für Konsequenzen hat
ein Nichtbeachten dieser Differenzierung?
VCEX kenne ich in der Terminologie zwar auch nicht, aber es geht wohl um die Unterscheidung der max. CE-Spannung bei offener Basis und mit dem Emitter verbundener Basis. Wesentlich ist, dass der Transistor bei offener Basis deutlich weniger CE-Sperrspannung verträgt als wenn die Basis mit dem Emitter verbunden ist. Das ist wichtig für die Ansteuerung, denn wenn man die volle CE-Spannung ausnutzen will, muß die Treiberschaltung nicht nur den Basisstrom zum Durchschalten des Transistors liefern sondern die Basis des gesperrten Transistors auch aktiv auf Emitterpotential schalten. Meistens reicht dazu ein Widerstand parallel zur BE-Strecke. Der Grund dafür ist leicht einzusehen: Der Leckstrom der B-C-Strecke eines gesperrten Leistungstransistors führt bei offener Basis zu einem unerwünschten Basisstrom. Dieser wird vom Transistor verstärkt und führt zu einem wesentlich höheren Kollektorstrom, insbesondere im oberen Bereich der zulässigen Betriebstemperatur. Wegen der Gefahr des 2. Durchbruches verträgt ein bipolarer Transistor im oberen Bereich seiner zulässigen Sperrspannung aber nur relativ geringe Ströme, selbst wenn die zul. Verlustleistung noch nicht erreicht ist.
Kurz gesagt: Der Transistor kann zerstört werden, wenn man die max. VCES anlegt, die Basis aber offen läßt. Ein ausreichend niederohmiger B-E-Widerstand leitet den Leckstrom ab, sodass kein Strom in die Basis fließen kann.
Nagut, dann will er wissen WARUM es durchschlägt, also der
normale Mechanismus welcher bei Isolatoren zum Versagen führt.
Da kommt dann die elektrische Feldstärke ins Spiel. Ist ganz
lustig welche Werte man in V/m bekommt, wenn man bei
Halbleiterstrukturen bei einigen Volt Betriebsspannung und
Isolationen im nm Bereich mal nachrechnet.
