Hallo Doran,
im Prinzip richtig überlegt. Etwas sehr Wichtiges fehlt noch.
Wenn der Schalter einschaltet wird, lädt er die Gate-Source-Kapazität sehr schnell auf und der FET leitet. Aber zum Ausschalten des FET muss die Kapazität wieder entladen werden, sonst bleibt der FET eingeschaltet.
Die Entladeschaltung ist im einfachsten Fall ein Festwiderstand zwischen Gate und Source.
Während des Entladens wird der FET hochohmig, für kurze Zeit ist die Spannung zwischen Drain und Source bereits hoch und es fließt noch Strom durch den FET. (Der Verlauf hängt u. a. ab vom Verhalten der Last.)
In dieser kurzen Zeit wird im FET viel Leistung in Wärme umgesetzt. Diese Impulsleistung muss der FET vertragen. Daraus folgt, die Entladezeit muss hinreichend kurz sein, d. h., der Entladewiderstand muss rel. klein sein.
Aus Fig. 8 des Datenblatts: 10 V @ 30 A ist max. 10 ms zulässig.
Grob überschlagen: Cgd = 6 nF, tau = 10 ms --> Rgd = 1,6 MOhm. Die Miller-Kapazizät (Cdg) verlangsamt das Ausschalten zusätzlich.
–> ich würde Rgd = 1,0…4,7 kOhm (1/4 W) wählen.
Genaue Berechnung ist sehr aufwändig. Man wählt - wie hier geschehen - einen sehr großen Sicherheitsabstand oder man simuliert die Schaltung am Rechner.
Weiterhin empfehle ich, eine Z-Diode mit 15 V Nennspannung parallel zu Gate und Source zu schalten (dicht neben dem FET platziert). Die Gate-Isolation ist sehr dünn und empfindlich gegen Spannungsspitzen.
Dazu empfehle ich einen kleinen Vorwiderstand (z. B. 100 Ohm) in Reihe zum Schalter einzubauen. Der dient zum Begrenzen des Gate-Ladetsroms, reduziert die Schwingneigung und arbeitet als Vorwiderstand für die Z-Diode, damit durch diese bei Spannungsspitzen nicht zu viel Strom fließet.
Nach wie vor kritisch bleibt das Verhalten bei Unterspannung, z. B., wenn der Wechselrichter so viel Strom zieht, dass die Spannung auf 4 V zusammen bricht. Dann wird der FET wieder hochohmig und brennt durch. Um das zu Verhindern, ist allerdings ein wesentlich größerer Schaltungsaufwand notwendig.
Viel Erfolg
Bernhard